디자인 샘플

디코랩이 제작한 대학 연구실 홈페이지 디자인 샘플(국문·영문)입니다. QUBIT Lab은 가상의 연구실이며 대학·구성원·논문·과제·게시물은 실제가 아닙니다. 이 디자인의 저작권은 디코랩에 있으며, 무단으로 복제하거나 사용하면 민·형사상 책임을 물을 수 있습니다. 다른 디자인 샘플 보기

연구

초전도 큐비트

트랜스몬 칩을 직접 설계하고 만들고 측정합니다.

Q0Q1Q2Q3 급전선
샘플을 위해 그린 설명용 그림입니다. 측정 자료가 아닙니다.

연구 질문

큐비트는 왜 상태를 잊을까요? 칩의 어느 부분 때문일까요?

결맞음 시간을 몇 주씩 추적하고, 큐비트의 에너지를 빼앗는 작은 결함(두 준위 계)의 지도를 그리며, 자속 잡음과 열이 칩에 들어오지 않도록 커플러와 배선을 다시 설계합니다.

방법·도구·자료

소자고정 주파수·자속 조절 트랜스몬, 튜너블 커플러
제작알루미늄·탄탈럼 박막, 이중 각도 증착으로 만든 조셉슨 접합
측정몇 주에 걸친 T1/T2 추적, 두 준위 결함 분광, 게이트 보정
자료결맞음 기록은 요청하면 공동연구자와 나눕니다

대표 논문

  1. 25

    “Leakage-aware decoding for heavy-square surface codes on fixed-frequency transmons”

    J. Lim+, S. Baek+, A. Novak, Y. Seo*

    Quantum Device Letters, Vol. 14, 092301, 2026

    국제 학술지양자 오류 정정초전도 큐비트

    LINK 25PDF 25

  2. 24

    “Two-level-system spectroscopy of tantalum transmons with a tunable flux probe”

    H. Cho, D. Han, P. Okafor, Y. Seo*

    Journal of Applied Quantum Engineering, Vol. 8, No. 4, pp. 211–224, 2026

    국제 학술지초전도 큐비트

    LINK 24

  3. 18

    “Pulse-level calibration of cross-resonance gates with Bayesian experiment design”

    D. Han, H. Cho, R. Iyer, Y. Seo*

    Quantum Device Letters, Vol. 13, 081104, 2025

    국제 학술지초전도 큐비트양자 알고리즘

    LINK 18

이 주제의 구성원

  • 한도윤박사후연구원 · 튜너블 커플러·자속 잡음 거르기
  • 조현우박사과정 · 트랜스몬의 두 준위 결함
  • 김하람석사과정 · 결맞음 시간 장기 추적
  • 장건우석사과정 · 극저온 마이크로파 배선
  • 표결학부연구생 · 냉각기 상태 표시판

다른 주제